代码和数据放 ITCM、DTCM、片上 SRAM 或 DDR 应怎样权衡？
TCM 延迟低且确定性强，适合关键 ISR、控制环和栈，但容量小且未必可被 DMA 访问；片上 SRAM 较快；DDR 容量大但受 Cache、刷新和竞争影响。放置必须同时考虑可达性、带宽、确定性和启动拷贝。
Question Bank
按知识、方向与难度筛选；每道题都有分层回答和工程追问。
TCM 延迟低且确定性强，适合关键 ISR、控制环和栈，但容量小且未必可被 DMA 访问；片上 SRAM 较快；DDR 容量大但受 Cache、刷新和竞争影响。放置必须同时考虑可达性、带宽、确定性和启动拷贝。
Bootloader/App 切换、RAM 中动态向量或多镜像系统需要把 VTOR 指向当前有效且满足对齐的向量表。切换前应屏蔽相关中断、清理 pending，保证表内容写完并用必要屏障后再开放。
主核通常准备副核入口、栈和共享数据，完成必要 Cache Clean 与屏障后写启动寄存器或发送事件；副核唤醒后建立自身运行环境并通过 Mailbox/共享内存握手。共享缓冲必须定义一致性和所有权。
不可变或受保护的 Root of Trust 验证下一阶段签名，每阶段再验证后继镜像，形成链式信任。镜像要绑定目标、版本和安全计数；根密钥通常用哈希或公钥槽保存，并预留多槽、撤销位和安全更新机制。
流水线把取指、译码、执行等阶段重叠，让稳态下单位时间完成更多指令；单条指令仍需经过多个阶段。数据相关、结构冲突、分支和异常会造成停顿、转发或清空。