ARM 调试时，SP、LR、PC 和 xPSR 分别能提供什么线索？
SP 指向当前栈上下文，LR 通常保存返回地址或异常返回编码，PC 指示正在执行的位置，xPSR 包含条件标志、执行状态和异常号。异常现场要结合自动堆栈帧与反汇编解读。
Question Bank
按知识、方向与难度筛选；每道题都有分层回答和工程追问。
SP 指向当前栈上下文，LR 通常保存返回地址或异常返回编码，PC 指示正在执行的位置，xPSR 包含条件标志、执行状态和异常号。异常现场要结合自动堆栈帧与反汇编解读。
外设访问前必须保证供电域稳定、时钟可用、复位释放、引脚复用正确；某些器件还需延时和上电序列。BSP 应显式描述依赖并让失败可诊断，而不是依赖偶然的全局构造或源码顺序。
CPU 是执行指令的处理核心；MPU 常指需外接较完整存储和外设系统的微处理器产品；MCU 将 CPU、片上存储和常用外设集成，面向控制；SoC 是更广义的系统级集成，可包含多核、GPU、加速器和复杂互连。
启用浮点上下文后，异常入口可先保留延迟压栈状态，仅当 Handler 真正执行浮点指令时才保存更多寄存器，降低多数中断开销。但一旦触发会增加当前中断延迟和栈占用，RTOS 还需正确管理任务浮点上下文。
SysTick 常提供周期时基并触发调度判断，PendSV 设为很低优先级执行上下文切换，SVC 用于从 Thread Mode 请求特权内核服务或启动首任务。分工让切换延后到高优先级中断完成后。
CONTROL 寄存器控制 Thread Mode 的特权级和所用栈指针；Handler Mode 始终使用特权执行。非特权线程不能直接自行恢复特权，通常通过 SVC 进入异常，由受信任处理代码检查请求后完成操作。
ABI 和异常模型可能要求异常入口保持 8 字节栈对齐；若被打断时 SP 未对齐，硬件可在栈帧中加入填充并用 xPSR 标记。手工解析或汇编上下文切换若忽略该位，会错认寄存器和返回位置。