Tail-Chaining 和 Late Arrival 怎样降低 Cortex-M 中断延迟？
异常退出时若已有待处理中断，Tail-Chaining 可跳过完整出栈再入栈，直接切换处理程序；入栈期间若更高优先级异常到达，Late Arrival 可先服务更高者。这些优化降低固定开销但不改变优先级规则。
Question Bank
按知识、方向与难度筛选；每道题都有分层回答和工程追问。
异常退出时若已有待处理中断，Tail-Chaining 可跳过完整出栈再入栈，直接切换处理程序；入栈期间若更高优先级异常到达，Late Arrival 可先服务更高者。这些优化降低固定开销但不改变优先级规则。
安全归属由 SAU/IDAU 和实现内存映射决定，Secure 世界保存密钥和关键服务，Non-Secure 只能通过受控的 NSC Gateway 调用。中断、外设、DMA 和调试接口也必须纳入边界，而不只是给函数加属性。
WFI 等待可唤醒处理器的中断条件；WFE 观察事件寄存器，若事件已置位会先清零并立即返回，否则等待事件；SEV 可向处理器发送事件。它们是提示指令，实际低功耗深度还取决于系统控制和芯片电源配置。
Write-Back 只在替换或清理时写下级存储，性能和带宽好但与 DMA 共享时需维护一致性；Write-Through 写 Cache 同时向下传递，简单但总线写流量大。Write Allocate 决定写缺失时是否先装入 Cache Line。
解释 Execute-in-Place 对固件空间、访问性能和待机功耗的影响，并设计按需启停与测量方案。
从双核镜像、MCUboot、签名应用和量产测试顺序建立诊断路径，避免只反复烧写应用核。
Semihosting 通过特殊陷阱让调试器代替目标完成输出、文件等操作；没有调试器接管时陷阱可能进入异常或永久等待。发布版本应使用真实串口/RTT/环形日志或关闭对应库路径。
TCM 延迟低且确定性强，适合关键 ISR、控制环和栈，但容量小且未必可被 DMA 访问；片上 SRAM 较快；DDR 容量大但受 Cache、刷新和竞争影响。放置必须同时考虑可达性、带宽、确定性和启动拷贝。