带 D-Cache 的 MCU 使用 DMA，为什么数据会“偶尔不更新”？
区分 CPU Cache 与主存视图，正确安排 Clean、Invalidate、对齐和缓冲所有权。
Question Bank
按知识、方向与难度筛选；每道题都有分层回答和工程追问。
区分 CPU Cache 与主存视图，正确安排 Clean、Invalidate、对齐和缓冲所有权。
Write-Back 只在替换或清理时写下级存储，性能和带宽好但与 DMA 共享时需维护一致性；Write-Through 写 Cache 同时向下传递，简单但总线写流量大。Write Allocate 决定写缺失时是否先装入 Cache Line。
理解一致性内存、流式映射的所有权切换、方向参数、地址能力和 IOMMU。