MCU 提高主频时，为什么必须同时检查电压档和 Flash 等待周期？
CPU、总线和外设时钟由时钟树分频而来，目标频率受电压范围、PLL 输入输出、总线最大频率和 Flash 访问速度约束。切换高频前通常先配置电源档位和等待周期，降频则按安全逆序。
Question Bank
按知识、方向与难度筛选；每道题都有分层回答和工程追问。
CPU、总线和外设时钟由时钟树分频而来，目标频率受电压范围、PLL 输入输出、总线最大频率和 Flash 访问速度约束。切换高频前通常先配置电源档位和等待周期，降频则按安全逆序。
RTU 帧以至少 3.5 个字符时间的总线静默作为帧边界，帧内字符间隔也有限制；地址、功能码、数据和 CRC 按规范组织。字符时间受波特率、数据位、校验和停止位共同决定。
NOR 支持随机读/XIP、擦除块较大，适合代码；NAND 容量密度高但需坏块、ECC 和 FTL；EEPROM 可小粒度改写但容量与速度有限；FRAM 写入快、耐久高但成本和容量受限。选择取决于容量、写频率、掉电一致性和成本。
内存映射模式让 CPU 像读地址空间一样访问外部 NOR，但随机访问受指令/数据 Cache、Dummy Cycle、总线宽度和器件唤醒影响。擦写期间通常不能正常读取同一芯片，执行代码还需处理模式切换和故障恢复。
RS-485 适合主干加短支线，长星形分支会产生反射；终端电阻放在总线两端匹配差分阻抗，偏置保证空闲态，参考地或隔离用于控制共模范围。节点数、线长和速率共同决定裕量。
先确认时钟源、负载电容、PCB 泄漏和实际 ppm，温度和晶体容差会累积成日误差。具备平滑校准的 RTC 可周期性增减脉冲；备份域还要处理首次初始化、掉电保持和跨版本数据。
从设备除 CPOL/CPHA 外还规定 CS 到首个时钟的建立时间、末个时钟后的保持时间、连续字之间间隔及一次事务中 CS 是否允许抬高。控制器自动 NSS、DMA 和 FIFO 可能改变这些细节。