ADC 前端源阻抗过大时，为什么采样结果会偏低或串通道？

ADC 前端源阻抗过大时，为什么采样结果会偏低或串通道？

请先给出结论，再结合真实项目说明设计边界、失败模式和验证方法。